Thông tin chi tiết sản phẩm:
|
|
Nguồn gốc: | NGUYÊN BẢN |
---|---|
Hàng hiệu: | original |
Chứng nhận: | ISO9001:2015standard |
Số mô hình: | A3P250-FG256 |
Thanh toán:
|
|
Số lượng đặt hàng tối thiểu: | 10 chiếc |
Giá bán: | 5.49-6.27 USD/PCS |
chi tiết đóng gói: | Tiêu chuẩn |
Thời gian giao hàng: | 1-3 ngày làm việc |
Điều khoản thanh toán: | T / T, Western Union, PalPay |
Khả năng cung cấp: | 10000 chiếc / tháng |
Thông tin chi tiết |
|||
phong cách gắn kết: | xuyên qua lỗ | Gói / Trường hợp: | FBGA-256 |
---|---|---|---|
Bao bì: | CÁI MÂM | FPQ: | 90 |
Điện áp cung cấp hoạt động: | 1,5 V | Tần số hoạt động tối đa: | 231 MHz |
Điểm nổi bật: | A3P250-FG256 SMD,A3P250-FG256 Chip mạch tích hợp,SMD SM TFPGA |
Mô tả sản phẩm
A3P250-FG256 SMD / SM TFPGA - Mảng cổng lập trình trường
Tính năng
• Cổng hệ thống 15 K đến 1 M
• Lên đến 144 Kbits của SRAM hai cổng thực
• Lên đến 300 I / Os người dùng
• 130 nm, 7 lớp kim loại (6 đồng), Quy trình CMOS dựa trên Flash
• Hỗ trợ tức thì ở mức 0
• Giải pháp một chip
• Giữ lại thiết kế được lập trình khi tắt nguồn
• Hiệu suất hệ thống 350 MHz
• 3,3 V, 66 MHz 64-Bit PCI †
• ISP sử dụng giải mã tiêu chuẩn mã hóa nâng cao 128-bit trên chip (AES) (ngoại trừ thiết bị ProASIC®3 hỗ trợ ARM®) qua JTAG (tuân thủ IEEE 1532) †
• FlashLock® để bảo mật nội dung FPGA
• Điện áp lõi cho nguồn điện thấp
• Hỗ trợ hệ thống 1.5 V-Only • Bộ chuyển mạch Flash trở kháng thấp • Cấu trúc đồng hồ và định tuyến phân đoạn, phân cấp • 700 Mbps DDR, LVDS-Capable I / Os (A3P250 trở lên)
• Hoạt động điện áp hỗn hợp 1,5 V, 1,8 V, 2,5 V và 3,3 V
• Hỗ trợ điện áp nguồn cung cấp phạm vi rộng trên mỗi JESD8-B, cho phép I / Os hoạt động từ 2,7 V đến 3,6 V • Điện áp I / O có thể lựa chọn ngân hàng — tối đa 4 ngân hàng trên mỗi chip
• Tiêu chuẩn I / O một đầu: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V, 3.3 V PCI / 3.3 V PCI-X † và LVCMOS 2.5 V / 5.0 V Đầu vào
• Các tiêu chuẩn I / O khác biệt: LVPECL, LVDS, B-LVDS và M-LVDS (A3P250 trở lên) • Các thanh ghi I / O trên các đường dẫn vào, ra và kích hoạt
• I / Os có thể thay thế nóng và lạnh ‡
• Tốc độ quay đầu ra có thể lập trình † và cường độ truyền động • Kéo lên / xuống yếu
• Kiểm tra quét ranh giới IEEE 1149.1 (JTAG)
• Các gói tương thích với Pin trong Gia đình ProASIC3
FPGA - Mảng cổng có thể lập trình trường | |
Hạn chế vận chuyển: |
Sản phẩm này có thể yêu cầu thêm tài liệu để xuất khẩu từ Hoa Kỳ.
|
RoHS: | N |
A3P250 | |
157 I / O | |
1,5 V | |
0 C | |
+ 70 C | |
SMD / SMT | |
FBGA-256 | |
Cái mâm | |
Nhãn hiệu: | Ban đầu trong kho |
Chiều cao: | 1,2 mm |
Chiều dài: | 17 mm |
Tần số hoạt động tối đa: | 231 MHz |
Nhạy cảm với độ ẩm: | Đúng |
Số lượng cổng: | 250000 |
Loại sản phẩm: | FPGA - Mảng cổng có thể lập trình trường |
Số lượng gói nhà máy: | 90 |
Danh mục con: | IC logic có thể lập trình |
Điện áp cung cấp - Tối đa: | 1,575 V |
Điện áp cung cấp - Tối thiểu: | 1.425 V |
Tên thương mại: | ProASIC3 |
Chiều rộng: | 17 mm |
Đơn vị Trọng lượng: | 0,014110 oz |
Nhập tin nhắn của bạn