Bộ vi xử lý MPC852TVR50A MPU Ethernet 50 MHz Ethernet I2C SPI UART USB

Mô tả sản phẩm

MPC852TVR50A Bộ vi xử lý chất lượng cao MPU Ethernet 50 MHz Ethernet I2C SPI UART USB

Đặc trưng

Danh sách sau đây tóm tắt các tính năng chính của MPC852T:

• Lõi MPC8xx nhúng lên đến 100 MHz

• Tần số hoạt động tối đa của bus bên ngoài là 66 MHz

- Tần số lõi 100MHz / 80MHz chỉ hỗ trợ chế độ 2: 1

- Tần số lõi 50MHz / 66MHz hỗ trợ cả chế độ 1: 1 và 2: 1

• Một vấn đề, lõi 32 bit (tương thích với định nghĩa kiến ​​trúc PowerPC) với các thanh ghi mục đích chung (GPR) 32, 32 bit

- Lõi thực hiện dự đoán rẽ nhánh với tìm nạp trước có điều kiện, không thực thi có điều kiện

- Bộ nhớ đệm dữ liệu 4-Kbyte và bộ nhớ đệm lệnh 4-Kbyte

- Bộ đệm chỉ lệnh 4-Kbyte là hai chiều, liên kết thiết lập với 128 bộ

- Bộ nhớ cache dữ liệu 4-Kbyte là hai chiều, liên kết thiết lập với 128 bộ

- Đồng tiền trong bộ nhớ đệm cho cả lệnh và bộ nhớ đệm dữ liệu được duy trì trên các khối bộ nhớ đệm 128 bit (4 từ)

- Bộ nhớ đệm được định địa chỉ vật lý, triển khai thuật toán thay thế (LRU) ít được sử dụng gần đây nhất và có thể khóa được trên cơ sở khối bộ nhớ cache

- MMU với TLB 32 đầu vào, hướng dẫn liên kết đầy đủ và TLB dữ liệu

- MMU hỗ trợ nhiều kích thước trang 4, 16, 512 Kbyte và 8 Mbyte;16 không gian địa chỉ ảo và 16 nhóm bảo vệ

• Lên đến bus dữ liệu 32 bit (định kích thước bus động cho 8, 16 và 32 bit)

• 32 dòng địa chỉ

• Bộ điều khiển bộ nhớ (tám ngân hàng)

- Chứa bộ điều khiển RAM động (DRAM) hoàn chỉnh

- Mỗi ngân hàng có thể là một lựa chọn chip hoặc RAS để hỗ trợ một ngân hàng DRAM

- Lên đến 30 trạng thái chờ có thể lập trình cho mỗi ngân hàng bộ nhớ

- Giao diện mượt mà với DRAM, SIMMS, SRAM, EPROM, flash EPROM và các thiết bị nhớ khác

- Bộ điều khiển DRAM có thể lập trình để hỗ trợ hầu hết các giao diện bộ nhớ kích thước và tốc độ

- Bốn dòng CAS, bốn dòng WE, một dòng OE

- Chọn chip khởi động có sẵn khi đặt lại (tùy chọn cho bộ nhớ 8-, 16- hoặc 32-bit)

- Kích thước khối thay đổi (32 Kbyte – 256 Mbyte)

- Bảo vệ ghi có thể lựa chọn

- Logic phân xử bus trên chip

• Bộ điều khiển Fast Ethernet (FEC)

• Bộ hẹn giờ cho mục đích chung

- Hai bộ định thời 16 bit hoặc một bộ định thời 32 bit

- Chế độ cổng có thể bật / tắt đếm

- Gián đoạn có thể được che đi khi khớp tham chiếu và chụp sự kiện

• Đơn vị tích hợp hệ thống (SIU)

- Màn hình xe buýt

- Cơ quan giám sát phần mềm